[회로이론] 테브난 회로의 R_th를 구하는 과정에서 R1과 R2를 왜 무시했는지 궁금합니다. (Attachment, circuit, R_th, R1, R2, ignore, detailed solution process, explanation, link, Isc1, current, influence, substitute, voltage so..
질문 요약첨부파일의 테브난 회로의 R_th를 구하는 과정에서 R1과 R2 저항을 왜 무시했는지에 대해 상세한 풀이과정과 설명 부탁드립니다! 첨부파일 링크: https://drive.google.com/uc?id=1d9BLkDah3W9lvCmzcl5ItvhTeJyXKtHs답변 요약R2 저항에 흐르는 전류 Isc1은 R1에 영향을 미치지 않으므로 Isc1만으로도 대체 가능하며, 전압원이 단락되면 R2 양단에 전압이 0V가 되어서 R2에는 전류가 흐르지 않습니다. 이를 통해 KCL을 적용하면 Isc2 + 2mA = 0이 됩니다. 이해를 돕기 위해 R1을 생략한 것입니다. [풀이과정 이미지 1 : https://file.unistudy.co.kr/Data/SEDATA/hanna714__20220418112524..
2023. 11. 29.
[회로이론] 회로이론 전류원과 OP AMP 가상단락원리에 대한 궁금점 (Power source, external power, additional current, whole component, KCL, voltage gain, resistance, transistor, vp=vn)
질문 요약전류원이 어떻게 전류를 유지하는지에 대해 궁금합니다. 전류원은 외부 전원에서 추가 전류를 공급하여 유지하는 건가요? 아니면 전류원이 연결된 소자 전체를 유지하는 건가요?답변 요약전류원이 연결된 소자 전체를 유지한다고 이해하시는 것이 맞습니다. KCL에 의해 마디 x에 들어오는 전류와 나가는 전류가 같아야 하는데 외부 전원에서 추가 전류를 공급하여 유지한다고 접근하면 모순된 식을 얻게 됩니다. 전압이득이 무한대인 것은 회로 내부적으로 저항, 트랜지스터 등의 설계를 이용해서 전압이득을 무한대로 만들어 놓았다고 생각하시면 됩니다. 또한 'vp=vn이 같다고 놓았다.'는 표현은 다소 부정확한데, 대신 '전압이득을 무한대로 만들어서 vp=vn이 되게끔 하였다.'고 하는 것이 정확합니다. 자세한 내용은 강..
2023. 9. 20.
